基于FPGA和EPP的芯片测试电路设计

• 作者: 宋凯 李越 苏杰
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 现场可编程门阵列 EPP并口 DRSSADC ∑ΔADC
• 年，卷（期）: 2008,（4）
• 所属期刊栏目: 信息系统与网络
• 页码范围: 10-12
• 页数: 3页
• 分类号: TP302.7
• 字数: 2510字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2008.04.004

摘要

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计.通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2 MB/s.在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理.本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋凯	武警石家庄指挥学院计算机教研室	6	3	1.0	1.0
2	苏杰	武警石家庄指挥学院计算机教研室	5	54	3.0	5.0
3	李越	武警石家庄指挥学院计算机教研室	2	5	2.0	2.0