RS编译码的FPGA实现

• 作者: 丁忠义 袁国材
• 来源期刊: 舰船电子工程
• 学科: 工学
• 关键词: RS码 Verilog HDL FPGA实现
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 通信技术
• 页码范围: 107-110
• 页数: 4页
• 分类号: TN911.7
• 字数: 3003字
• 语种: 中文
• DOI: 10.3969/j.issn.1627-9730.2008.11.029

摘要

RS码作为一类强大和被广泛使用的前向纠错码,被广泛应用于数字系统的信道编码方案中.介绍RS码的编码原理和时域迭代泽码算法,在此基础上用Verilog HDL设计实现出RS码编码器和译码器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	丁忠义		3	5	2.0	2.0
2	袁国材		1	2	1.0	1.0