可变码率BCH码编译码的FPGA实现

• 作者: 刘冀 孙玲
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: BCH LDPC 级联码 FPGA
• 年，卷（期）: 2010,（7）
• 页码范围: 11-12,42
• 分类号: TN92
• 字数: 2065字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2010.07.004

摘要

为了克服LDPC的误码平台,可采用BCH码与LDPC的级联.在参考了多种编译码结构的基础上,针对二进制BCH码,介绍了适合码率可变的编译码方法,包括短时延的编码,译码中的伴随式计算、错误位置多项式的计算、错误位置的求解、逆元素的求解和相关控制存储等模块所采用的算法及FPGA实现的硬件结构.通过测试,该算法结构占用FPGA资源适中,整体硬件实现可靠,在工作时钟为150 MHz时,数据吞吐速率达到100 MHz以上.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘冀	中国电子科技集团公司第五十四研究所	2	2	1.0	1.0
2	孙玲	石家庄供电公司科技信息部	4	4	1.0	1.0