基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了应用于AVS视频解码芯片的图像缩放(Scaling)模块.该模块依次通过垂直方向、水平方向进行图像像素重采样,再运用移位和加法运算达到了图像缩放效果.算法是硬件可实现的,图像缩放效果好,视觉感尚佳,硬件成本低.此方案已成功运用到AVS视频解码芯片项目中,实现了图像缩放的功能.
推荐文章
AVS视频解码器中VLD模块的硬件设计
AVS视频标准
变长解码
FPGA
Verilog HDL
视频图像缩放器设计与实现
图像插值
视频缩放
VerilogHDL
一种机载图像缩放引擎的设计与实现
图像缩放引擎
现场可编程门阵列
插值滤波器
硬件实时实现
基于NVDK的AVS-M视频解码器的实现与优化
AVS-M
NVDK C6416
视频
解码器
优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 AVS视频图像缩放模块的设计与实现
来源期刊 计算机与现代化 学科 工学
关键词 AVS视频解码芯片 视频后处理 图像缩放 图像分辨率
年,卷(期) 2008,(11) 所属期刊栏目 图形图像处理
研究方向 页码范围 91-94
页数 4页 分类号 TP391.41
字数 2832字 语种 中文
DOI 10.3969/j.issn.1006-2475.2008.11.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘建新 西华大学机械电子工程系 35 201 8.0 12.0
2 黄晁 15 77 5.0 8.0
3 龚迪军 西华大学机械电子工程系 1 0 0.0 0.0
7 杨柁 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (6)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
AVS视频解码芯片
视频后处理
图像缩放
图像分辨率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与现代化
月刊
1006-2475
36-1137/TP
大16开
南昌市井冈山大道1416号
44-121
1985
chi
出版文献量(篇)
9036
总下载数(次)
25
总被引数(次)
56782
论文1v1指导