原文服务方: 微电子学与计算机       
摘要:
针对振荡器输出频率随控制字增加而减小的全数字锁相环,在时间域上建立了新的全数字锁相环的Z域模型.该模型可以分析这种全数字锁相环的带宽和相位裕度.最后,还与全数字锁相环模拟器的仿真结果对比了幅频响应的幅值大小.验证结果表明,理论分析的幅频响应大小和模拟器的仿真结果最多只相差0.5db,从而证明了该Z域模型的正确性.
推荐文章
电荷泵锁相环的z域建模
电荷泵锁相环
建模
Matlab
z域模型
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种新型宽频域全数字锁相环的研究与设计
全数字锁相环
时间数字转换电路
双边沿触发数字环路滤波器
系统仿真
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种新型的时间域全数字锁相环Z域模型
来源期刊 微电子学与计算机 学科
关键词 全数字锁相环 带宽 相位裕度 Z域模型
年,卷(期) 2009,(1) 所属期刊栏目
研究方向 页码范围 72-75
页数 4页 分类号 TN402
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 方寿海 南京工业大学信息学院 17 88 6.0 8.0
2 陈娟 南京工业大学信息学院 21 66 5.0 7.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (14)
参考文献  (5)
节点文献
引证文献  (4)
同被引文献  (8)
二级引证文献  (7)
1995(2)
  • 参考文献(0)
  • 二级参考文献(2)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(5)
  • 引证文献(0)
  • 二级引证文献(5)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
全数字锁相环
带宽
相位裕度
Z域模型
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导