基于FPGA的神经网络硬件可重构实现

• 作者: 侯忠 李利歌 阎保定
• 来源期刊: 河南科技大学学报(自然科学版)
• 学科: 工学
• 关键词: 神经网络 FPGA 可重构 VerilogHDL
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 电工电信、自动化与计算机
• 页码范围: 37-40
• 页数: 4页
• 分类号: TP183
• 字数: 2918字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-6871.2009.01.011

摘要

针对软件实现神经网络速度慢的缺点,介绍了一种神经网络在FPGA上可重构实现的设计方法.设计中依据成熟的BP算法公式,以一个三层的BP网络为例,利用Verilog HDL硬件语言自顶向下设计各个模块,使网络训练时将前向模块、误差反传模块和相应的控制模块同时配置到FPGA中进行网络训练;而当训练好的网络正常工作时,只在FPGA中配置前向模块和相应的控制模块就可以高速运行该神经网络.实验结果表明,该系统结构能极大地提高BP网络的学习速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	阎保定	河南科技大学电子信息工程学院	38	222	7.0	13.0
2	李利歌	河南科技大学电子信息工程学院	5	23	2.0	4.0
3	侯忠	河南科技大学电子信息工程学院	2	22	2.0	2.0