原文服务方: 科技与创新       
摘要:
本文针对高速大规模FFT处理器的需求提出了一种基-4按时间抽取的双通道FFT算法的硬件结构,采用4块小容量双端口SRAM代替一块大容量SRAM的设计思路以及多级流水结构.此结构能同时从四个存储器中并行存取堞形运算的4个操作数和4个中间结果,极大的提高了处理速度.用CORDIC算法代替传统的乘法器,节省了大量的存放旋转因子的ROM表格和乘法器等硬件资源从而节省了电路面积,并设置了通道关断技术,进一步节省了功耗.经硬件验证,在系统时钟为100MHz时,1024点20位复数FFT计算时间平均为10us左右.
推荐文章
一种高性能数字输出端口电路设计?
噪声减少
转换电路
电平转换
同步开关噪声(SSN)
延时功耗积
地弹效应
功耗
阈值电压
一种高性能ESD电源钳位电路设计
ESD
电源钳位
反馈
误触发
一种8点FFT算法的逻辑电路实现
FFT
Verilog
硬件描述语言
高性能算术SIMD模块的电路设计
DSP
SIMD加法器
有限动态电路
电路设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高性能1024点fft算法的电路设计
来源期刊 科技与创新 学科
关键词 基-4FFT CORDIC 双端口SRAM 双通道
年,卷(期) 2009,(8) 所属期刊栏目 电子设计
研究方向 页码范围 303-304,234
页数 3页 分类号 TN47
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.08.125
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 叶甜春 中国科学院微电子研究所 200 911 14.0 18.0
2 徐建华 中国科学院微电子研究所 41 924 10.0 30.0
3 张锦红 中国科学院微电子研究所 4 17 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (36)
参考文献  (6)
节点文献
引证文献  (2)
同被引文献  (2)
二级引证文献  (4)
1977(1)
  • 参考文献(0)
  • 二级参考文献(1)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2005(4)
  • 参考文献(2)
  • 二级参考文献(2)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(0)
  • 二级引证文献(1)
2012(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
基-4FFT
CORDIC
双端口SRAM
双通道
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
论文1v1指导