一种适用于DSP的安全模块的设计

• 作者: 付秋 余国义 刘国希 李皓 邹雪城
• 来源期刊: 微电子学与计算机
• 关键词: DSP FPGA AES 总线加密 完整性检测 流水线技术
• 年，卷（期）: 2009,（7）
• 页码范围: 1-4
• 页数: 4页
• 分类号: TP309
• 语种: 中文

摘要

为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制.然后采用流水线技术对这种安全机制进行了硬件实现.利用Xilinx公司Virtex5系列的xc5vlx30-3ff324FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gb/s,满足DSP高实时性和大数据吞吐量的应用要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹雪城	华中科技大学电子科学与技术系	310	2261	21.0	31.0
2	余国义	华中科技大学电子科学与技术系	20	135	6.0	10.0
3	李皓	华中科技大学电子科学与技术系	5	16	3.0	4.0
4	刘国希	华中科技大学电子科学与技术系	1	2	1.0	1.0
5	付秋	华中科技大学电子科学与技术系	1	2	1.0	1.0