作者:
原文服务方: 科技与创新       
摘要:
本文利用形式化的方法对SystemVerilog的指称语义进行研究,采用EBES(extended bundle event strueture)作为抽象模型,以便更好的描述SystemvPrilog真并发的特点.我们的主要工作是:首先,通过对SystemVefilog语言的认真学习,从中抽取出一个尽可能多的包含其语法的真并发子集;其次,利用进程代数LOTOS描述其基于EBES模型的指称语义,以提供一个准确的、无二义性的SysteroVerilog文档,避免硬件设计中的逻辑性错误.
推荐文章
硬件描述语言VHDL指称语义的研究
VHDL
指称语义
时段逻辑
Repeat-until语句的操作语义与指称语义的等价性证明
Repeat-until循环语句
操作语义
指称语义
语义等价性
基于轨迹的指称语义方法
轨迹
指称语义
静态论域
智能神经网络程序设计语言中规则的指称语义
神经网络
规则
指称语义
程序设计语言
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于事件结构的SystemVerilog指称语义
来源期刊 科技与创新 学科
关键词 SystemVerilog 指称语义 EBES 进程代数
年,卷(期) 2009,(9) 所属期刊栏目 软件时空
研究方向 页码范围 171-172,165
页数 3页 分类号 TP302
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.09.071
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 贺彦琨 兰州大学信息科学与工程学院 2 8 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (7)
参考文献  (3)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
SystemVerilog
指称语义
EBES
进程代数
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
论文1v1指导