原文服务方: 科技与创新       
摘要:
本文基于目前SOC系统技术的发展情况,设计一个可用于SOC系统的核,该核的指令集完全兼容于MCS-51系列的微控制器.本设计的目的在于提高MCS-51的指令执行速度的同时兼顾面积的考虑,提升其在Soc系统中的应用价值.该IPCORE采用数据总线和指令总线相分离的哈佛总线结构和全新的指令时序以及指令实现方式,并使用PLA硬布线逻辑代替微程序控制,加快了核的速度,提高了指令执行效率.所有的模块都采用vhdl硬件描述语言进行设计描述,使用EDA工具进行功能仿真、综合.
推荐文章
兼容X86指令的32位乘法器的分析与设计
X86指令
微指令
乘法器
旁路逻辑
低功耗
8位RISC MCU Core设计
超大规模集成电路
流水线
Verilog综合
低功耗X86指令译码部件的设计与实现
微处理器
低功耗
指令译码
X86
基于SLED的IA-64指令描述
指令级并行
SLED
patterns
constructors
bundle:匹配
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 兼容51指令的8位MCU IPCORE设计
来源期刊 科技与创新 学科
关键词 MCU IP PLA硬布线逻辑
年,卷(期) 2009,(8) 所属期刊栏目 片上系统
研究方向 页码范围 131-132,148
页数 3页 分类号 TP332|TP368.2
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2009.08.055
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 龚仁喜 89 835 17.0 25.0
2 张海南 4 16 2.0 4.0
3 左改林 3 3 1.0 1.0
4 周珊 6 30 2.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (8)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
MCU
IP
PLA硬布线逻辑
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
论文1v1指导