基于指令Cache作废的多核处理器同步技术

• 作者: 戴葵 王志英 郭建军
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 同步数据触发结构 多核处理器 作废 同步技术
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 博士论坛
• 页码范围: 1-3,63
• 页数: 4页
• 分类号: TP391
• 字数: 3360字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.2009.04.001

摘要

共享存储多核处理器中"忙-等待"技术常用来实现锁或栅栏等同步操作,这些典型的同步机制通常受限于较长的同步延迟和资源竞争等问题,导致扩展性较差,且需要不时进行访存操作,影响正常存储器访问操作,加剧对存储系统的带宽需求.提出了一种用于同步数据触发结构多核处理器的基于指令Cache作废的同步技术,同步时作废将执行的指令Cache行导致取指失效,向L2 Cache发送取指请求,L2 Cache中设置相应的过滤机制,不服务不满足同步条件的处理器核的取指请求,使相应处理器核暂停,达到同步目的.测试表明,该方法在可扩展性和同步性能方面均具有一定的优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志英	国防科技大学计算机学院	108	680	15.0	21.0
2	戴葵	国防科技大学计算机学院	63	410	12.0	18.0
3	郭建军	国防科技大学计算机学院	6	13	2.0	3.0