基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
根据RS编码器的特点,提出了一种可以实现任意编码多项式、任意并行倍数的并行RS编码器IP的自动生成方法.该方法基于并行计算中数据路径的自动搜索求得编码矩阵,生成有限域运算电路,从而使得编码器所有HDL代码可以由软件自动生成.设计了一款9倍并行RS(255,223)码编码器,综合结果表明:结合门级优化策略,所生成的并行编码器使用资源较少,且电路工作频率相对原始单倍处理电路基本保持不变.
推荐文章
RS(15,9)编码器IP Core的实现
RS码
编码器
IP Core
Verlog HDL
基于FPGA的RS编码器设计与实现
里德-索洛蒙编码
对称结构
现场可编程逻辑阵列
适用于CCSDS标准的RS(255,223)码编码器设计
编码
现场可编程门阵列
RS码编码器
并行乘法器
适用于CCSDS标准的RS(255,223)码编码器设计
编码
现场可编程门阵列
RS码编码器
并行乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 采用路径搜索的并行RS编码器IP自动生成方法
来源期刊 信息与电子工程 学科 工学
关键词 知识产权 Reed-Solomon码 编码器 并行计算 路径搜索
年,卷(期) 2010,(1) 所属期刊栏目 探测制导、测控通信与电子对抗
研究方向 页码范围 7-11
页数 5页 分类号 TN911.21
字数 2580字 语种 中文
DOI 10.3969/j.issn.1672-2892.2010.01.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李广军 电子科技大学通信与信息工程学院 112 690 12.0 19.0
2 杨一波 电子科技大学通信与信息工程学院 2 7 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
知识产权
Reed-Solomon码
编码器
并行计算
路径搜索
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
太赫兹科学与电子信息学报
双月刊
2095-4980
51-1746/TN
大16开
四川绵阳919信箱532分箱
62-241
2003
chi
出版文献量(篇)
3051
总下载数(次)
7
总被引数(次)
11167
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导