一种多核微处理器互连接口的设计与性能分析

• 作者: 周宏伟 沈长云 窦强 邓让钰 齐树波
• 来源期刊: 国防科技大学学报
• 学科: 工学
• 关键词: 多核处理器 互连 PCI-E
• 年，卷（期）: 2010,（4）
• 页码范围: 94-99
• 分类号: TP302.1
• 字数: 4951字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2486.2010.04.017

摘要

并行是提高计算机性能最主要的方法,随着集成电路生产工艺的不断发展,除了在单个芯片内集成更多的处理器核外,通过集成高速互连网络接口构建多路并行系统一直是提高高性能计算机并行性的主要方式.提出了一种面向多核微处理器的互连接口的设计方案,基于精简的PCI-E总线协议,采用高速串行数据传输技术,支持Cache一致性报文和大块数据传输报文,能够用于实现4个处理器的直接互连.模拟结果表明,优化设计的互连接口每个接口能够实现64Gbps的双向最大有效带宽,最小传输延迟为120ns,能够较好平衡不同报文类型对带宽和传输延时的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓让钰	国防科技大学计算机学院	14	30	3.0	5.0
2	沈长云		5	24	3.0	4.0
3	周宏伟	国防科技大学计算机学院	16	31	3.0	4.0
5	窦强	国防科技大学计算机学院	25	97	5.0	8.0
6	齐树波	国防科技大学计算机学院	7	28	3.0	5.0