基于FPGA的全加器硬宏设计及优化

• 作者: 卫星 苏先海
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 全加器 硬宏 现场可编程门阵列 切片
• 年，卷（期）: 2010,（10）
• 页码范围: 155-157
• 分类号: TP332.2+1
• 字数: 2050字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2010.10.054

摘要

现场可编程门阵列(FPGA)是目前应用非常广泛的一种专用集成电路.在FPGA平台上实现了2位全加器硬宏的设计,同时深入FPGA平台底层对该全加器硬宏所占用的切片资源和响应时间进行了优化,并且从逻辑上证明了该设计的正确性.在此基础上,可以非常方便地使用该硬核搭建任意2°位的全加器.最后通过该设计的应用与仿真,再次验证了其高效性和正确性,从而实现了最初的目的,即大幅度地提高基于FPGA的全加器设计的密度和速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	卫星	四川师范大学数学与软件科学学院	7	19	1.0	4.0
2	苏先海		3	2	1.0	1.0