宽带数字信道化并行结构及FPGA实现

• 作者: 周直 唐斌 祝俊
• 来源期刊: 数据采集与处理
• 学科: 工学
• 关键词: 宽带数字信道化 并行结构 吞吐率 FPGA
• 年，卷（期）: 2010,（5）
• 页码范围: 661-665
• 分类号: TN971.+1
• 字数: 2914字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-9037.2010.05.022

摘要

针对宽带数字信道化接收实时处理问题,提出了一种基于多相DFT滤波器组展开的并行结构.该结构从多处理器并行工作和系统工作频率上升两方面提高了信道化数据处理吞吐率.考虑到并行结构需要成倍资源消耗,对主要处理单元做出硬件资源优化,在单片FPGA上完成了2 Gsps数据流的实时处理,实现了瞬时覆盖带宽1 GHz、有效通道数128的宽带数字信道化,保证了宽带信号时域及频域的全覆盖.理论分析和硬件测试验证了结构的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐斌	电子科技大学电子工程学院	210	2076	24.0	33.0
2	祝俊	电子科技大学电子工程学院	23	156	7.0	11.0
3	周直	电子科技大学电子工程学院	1	3	1.0	1.0