一种AMR语音编码器的VLSI设计及FPGA实现

• 作者: 商迪 崔浩林 王明江 王进祥 郑海东
• 来源期刊: 微电子学与计算机
• 关键词: AMR VLSI DSP软核 硬件加速器 FFGA
• 年，卷（期）: 2010,（2）
• 页码范围: 17-21,25
• 页数: 6页
• 分类号: TN4
• 语种: 中文

摘要

AMR(自适应多速率)语音编码标准由于其低码率和高质量,在通信和多媒体领域得到广泛应用.针对AMR语音编码标准的算法特点,提出了一种"音频DSP软核+硬件加速器"的VLSI实现结构.这种结构能够有效地实现编码算法,同时达到低成本、低功耗的要求.综合后的电路在满足语音编码实时性的要求下能工作在50MHz频率以下,功耗仅有不到50mW,和78 k门的芯片面积.最后通过FPGA整体验证,证明这种方案是可行有效的.同时优化后的音频DSP软核和硬件加速器中的模块复用设计,使得本设计方案对G.7xx系列编码算法具有通用和可移植性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王明江	哈尔滨工业大学微电子中心	23	61	5.0	7.0
2	王进祥	哈尔滨工业大学微电子中心	62	429	11.0	18.0
3	郑海东	哈尔滨工业大学微电子中心	2	3	1.0	1.0
4	崔浩林	哈尔滨工业大学微电子中心	1	1	1.0	1.0
5	商迪	哈尔滨工业大学微电子中心	2	3	1.0	1.0