JPEG-LS多路并行译码的FPGA实现

• 作者: 王成成 王海荣 邓家先
• 来源期刊: 微型机与应用
• 学科: 工学
• 关键词: 现场可编程逻辑门阵列 码流分配 多路并行 流水线 乒乓操作
• 年，卷（期）: 2010,（19）
• 所属期刊栏目: 图形、图像与多媒体
• 页码范围: 32-34
• 分类号: TN919.81
• 字数: 2406字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-7720.2010.19.011

摘要

提出了一种基于FPGA的JPEG-LS的多路并行译码系统,运用VHDL语言实现,以提高图像的译码速度.系统主要分为检测模块、译码模块和码流分配模块三部分.在检测模块中提取和去除头文件的图像信息,译码模块则根据算法对图像数据进行恢复,码流分配模块为多路并行算法的关键.利用流水线结构的思路采用乒乓操作将码流从检测模块传送到外部RAM.在译码时采用同样的方法将数据送入多个译码模块进行译码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王海荣	海南大学信息科学与技术学院	5	6	2.0	2.0
2	邓家先	海南大学信息科学与技术学院	49	238	8.0	12.0
3	王成成	海南大学信息科学与技术学院	3	7	2.0	2.0