VB高速译码算法及其FPGA实现

• 作者: 孙猛
• 来源期刊: 中国有线电视
• 关键词: Viterbi译码 FPGA 基4 ACS
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 理论研究
• 页码范围: 13-18
• 页数: 6页
• 分类号: TN919.81
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7022.2004.03.002

摘要

根据DVB-T标准中FEC内码的要求,采用FPGA技术实现了R=1/2,64状态,基4,16电平软判决高速Viterbi译码器.通过将原有基2蝶形运算分裂为基4蝶形运算,构造出4路ACS单元.由4个4路ACS单元构成的基4 ACS模块一次可以得到4个状态的两步路径更新,使得译码速度提高了1倍.同时在FPGA设计时进行了减小面积和降低功耗的优化.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙猛		1	7	1.0	1.0