基于FPGA的Viterbi算法改进及其实现

• 作者: 施玉松 朱磊基 汪涵 王营冠 邢涛
• 来源期刊: 现代电子技术
• 关键词: Viterbi 改进 吞吐量 最大工作频率
• 年，卷（期）: 2011,（15）
• 所属期刊栏目: 信号处理
• 页码范围: 82-84
• 分类号: TN957.52-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.15.024

摘要

为了在不改变译码效果的条件下,达到提高译码器的译码速度的目的,对传统的Viterbi算法的实现方法提出了两点改进:简化分支度量计算和复用加比选单元分组.FPGA实现以后显示,在获得同等译码性能的条件下,新的实现结构比改进前仅仅多耗费了可以忽略的资源,却可以达到接近原结构3倍的吞吐量和接近2倍的最大系统工作频率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邢涛	中国科学院上海微系统与信息技术研究所	24	157	7.0	11.0
3	王营冠	中国科学院上海微系统与信息技术研究所	71	470	10.0	18.0
7	朱磊基	中国科学院上海微系统与信息技术研究所	14	61	5.0	7.0
8	汪涵	中国科学院上海微系统与信息技术研究所	11	51	4.0	6.0
9	施玉松	中国科学院上海微系统与信息技术研究所	13	57	5.0	7.0