作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
锁相频率合成器在现代通信中已经得到广泛使用.使用锁相频率合成器时,如果还需要锁相,则会形成高阶锁相环,从而产生稳定性问题.介绍了一种控制系统中硬件并行校正方法,使高阶环降为普通的二阶环,解决环路稳定性问题.
推荐文章
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种基于DSP的软件锁相环模型与实现
软件锁相环
SPLL
DSP
多速率
一种全数字锁相环的设计与应用
现场可编程逻辑阵列(FPGA)
全数字式锁相环(ADPLL)
平滑源切换
稳态相差
锁定时间
基于FPGA实现的一种新型数字锁相环
数字锁相环
FPGA
VHDL
感应加热
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高阶锁相环的并行校正方法
来源期刊 电力电子技术 学科 工学
关键词 并行校正 锁相环 锁相频率合成器
年,卷(期) 2010,(4) 所属期刊栏目 PWM变换器及控制
研究方向 页码范围 90-92
页数 分类号 TN74
字数 2075字 语种 中文
DOI 10.3969/j.issn.1000-100X.2010.04.036
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王晟 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1956(1)
  • 参考文献(0)
  • 二级参考文献(1)
1969(1)
  • 参考文献(0)
  • 二级参考文献(1)
1997(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
并行校正
锁相环
锁相频率合成器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电力电子技术
月刊
1000-100X
61-1124/TM
大16开
西安朱雀大街94号
52-44
1967
chi
出版文献量(篇)
7330
总下载数(次)
19
论文1v1指导