一种三维SoCs绑定前的测试时间优化方法

• 作者: 刘蓓 梁华国 欧阳一鸣
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: 三维片上系统 三维扫描链设计 测试调度 测试时间
• 年，卷（期）: 2011,（2）
• 所属期刊栏目: 学术论文
• 页码范围: 164-169
• 分类号: TP302
• 字数: 2953字
• 语种: 中文
• DOI: 10.3724/SP.J.1187.2011.00164

摘要

提出了一种在引脚和功耗限制下3D SoCs的绑定前测试方法.对IP核细粒度划分,将每个IP核的触发器数均衡分布到各层芯片上,利用TSV进行互连,设计出一种新颖的三维结构的测试外壳扫描链,同时在功耗和引脚限制下对IP核进行测试调度.实验结果表明,该方法使得芯片的测试时间获得大幅度降低的同时对功耗的需求很小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁华国	合肥工业大学计算机与信息学院	192	1611	19.0	30.0
2	欧阳一鸣	合肥工业大学计算机与信息学院	109	924	18.0	24.0
3	刘蓓	合肥工业大学计算机与信息学院	1	17	1.0	1.0