基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在硬件逻辑设计中插入扫描链是一种常用的可测性设计方法,但是还可以利用它来获取安全芯片中的密码信息.本文通过研究AES算法的硬件实现,介绍了通过扫描链攻击的方法,并提出了一种新的扫描逻辑,既可以保证密钥的安全,又提供可测性支持.
推荐文章
双核SoC芯片扫描链测试设计与实现
可测性设计
扫描链测试
双核
片上时钟控制
一种基于扫描链的硬件木马检测新方法
硬件木马
扫描链
工艺漂移
Can控制器电路
检测分辨率
一种基于安全芯片的CA方案设计和实现
认证中心(CA)
公开密钥基础设施
安全芯片
可信平台模块
一种专用进位链优化设计
现场可编程逻辑器件
超前进位
行波进位结构
反向传输
优化设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种安全芯片的扫描链设计
来源期刊 高性能计算技术 学科 工学
关键词 密码芯片 扫描链 安全性 可测性 AES
年,卷(期) 2011,(5) 所属期刊栏目 高性能计算热点技术
研究方向 页码范围 50-53
页数 4页 分类号 TP311
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 高剑刚 15 55 3.0 7.0
2 韩文燕 9 0 0.0 0.0
3 刘杰 7 24 1.0 4.0
4 陈薇 4 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (2)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
密码芯片
扫描链
安全性
可测性
AES
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
高性能计算技术
双月刊
32-1679/TP
江苏省无锡33信箱353号
chi
出版文献量(篇)
1235
总下载数(次)
12
论文1v1指导