大容量数据存储器设计与实现

• 作者: 和志强 张景芝 柴若楠
• 来源期刊: 河北省科学院学报
• 关键词: 存储器 SDRAM控制器 FPGA Verilog
• 年，卷（期）: 2011,（3）
• 页码范围: 61-65
• 分类号: TP333
• 语种: 中文
• DOI: 10.3969/j.issn.1001-9383.2011.03.014

摘要

介绍了一种大容量数据存储器的设计方法，该存储器以高集成度FPGA为控制核心、以大容量SDRAM为存储介质，利用网络传输接口，实现了大容量数据的快速、实时、高效存储。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	和志强	河北经贸大学信息技术学院	28	84	5.0	8.0
2	柴若楠	河北经贸大学信息技术学院	2	28	2.0	2.0
3	张景芝	河北经贸大学信息技术学院	2	9	1.0	2.0