基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
Zero Crossing Digital Phase Locked Loop with Arc Sine block (AS-ZCDPLL) is used to linearize the phase difference detection, and enhance the loop performance. The loop has faster acquisition, less steady state phase error, and wider locking range compared to the conventional ZCDPLL. This work presents a Zero Crossing Digital Phase Locked Loop with Arc Sine block (ZCDPLL-AS). The performance of the loop is analyzed under mobile faded channel conditions. The mobile channel is assumed to be two path fading channel corrupted by additive white Gaussian noise (AWGM). It is shown that for a constant filter gain, the frequency spread has no effect on the steady state phase error variance when the loop is subjected to a phase step. For a frequency step and under the same conditions, the effect on phase error is minimal.
推荐文章
基于FPGA的DDS+DPLL跳频信号源设计
数字鉴相器
滤波器
数控振荡器
DPLL
基于FPGA的DPLL设计与仿真实现
超前滞后型数字锁相环
现场可编程门阵列
超高速硬件描述语言
基于改进V-detector算法的转子故障识别方法研究
信息熵
V-detector算法
转子故障识别
数据分类
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Linearized Phase Detector Zero Crossing DPLL Performance Evaluation in Faded Mobile Channels
来源期刊 电路与系统(英文) 学科 数学
关键词 NON-UNIFORM Sampling Digital Phase Locked LOOPS ZERO CROSSING DPLL Mobile Faded CHANNELS
年,卷(期) 2011,(3) 所属期刊栏目
研究方向 页码范围 139-144
页数 6页 分类号 O1
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
NON-UNIFORM
Sampling
Digital
Phase
Locked
LOOPS
ZERO
CROSSING
DPLL
Mobile
Faded
CHANNELS
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统(英文)
月刊
2153-1285
武汉市江夏区汤逊湖北路38号光谷总部空间
出版文献量(篇)
286
总下载数(次)
0
总被引数(次)
0
论文1v1指导