基于FIFO的通用公平轮询仲裁器的逻辑设计

• 作者: 张可 陈松波
• 来源期刊: 零八一科技
• 学科: 工学
• 关键词: 公平轮询 FIFO VERILOG FSM
• 年，卷（期）: 2011,（3）
• 页码范围: 30-36
• 页数: 7页
• 分类号: TP302.2

摘要

本文首先构建了一个多通道公平轮询的通用简化模型，并依此模型介绍了一种基于FIFO和状态机的公平轮询仲裁器的逻辑实现方法。并详细列举了关键信号和状态机的Verilog编码，该仲裁器模块被设计成一个软核，可嵌入在各种FPGA芯片上使用。