基于单片SRAM的EDAC电路设计

• 作者: 周昌义 周盛雨 石磊 解彦
• 来源期刊: 科技与创新
• 关键词: FPGA EDAC SRAM SEU
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: 嵌入式与SOC
• 页码范围: 99-101
• 分类号: TP302
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2011.07.040

摘要

在航天应用中,为了减少单粒子翻转效应的影响,星载计算机的RAM存储单元采用检错纠错(EDAC)设计.本文介绍了EDAC原理,并对EDAC电路组成进行改进,将数据和校验存储在一片64K x 8的SRAM中,通过FPGA内部逻辑实现EDAC功能和RAM读写控制,增加了纠错回写和纠错计数功能,并提供测试验证EDAC功能的方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	解彦	100190北京 中国科学院研究生院	2	3	1.0	1.0