基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
数字钟电路一般设有校时功能。本文基于不截断正常的计数通路和加入校时脉冲信号对数字钟进行校时。采用了将所有计数器芯片74LS162的计数时钟输入端CP端均接同一个CP信号、将所有计数器芯片的置数端连在一起的方法。所设计的电路仅通过开关的接通或断开便可调整数字钟的时间值,而且时、分、秒的校时操作是任意的和互不干扰的。电路的设计能对秒的时间值进行调整。时钟精确度高。
推荐文章
基于FPGA的数字钟设计
VHDL
数字钟
设计
FPGA
基于Verilog HDL设计的多功能数字钟
Verilog HDL
硬件描述语言
FPGA
基于PCF8563的数字钟FPGA设计与实现
数字钟
PCF8563
FPGA
I2C总线
Verilog硬件描述语言
基于Proteus的数字钟设计及仿真
Proteus
数字钟
仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于74LS162数字钟设计及时间校准研究
来源期刊 电子设计工程 学科 工学
关键词 数字钟 开关 校时 置数 清零
年,卷(期) 2011,(17) 所属期刊栏目 新特器件
研究方向 页码范围 185-187,192
页数 分类号 TP391.9
字数 1974字 语种 中文
DOI 10.3969/j.issn.1674-6236.2011.17.066
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄红飞 5 25 2.0 5.0
2 陈亦兵 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (3)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
数字钟
开关
校时
置数
清零
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子设计工程
半月刊
1674-6236
61-1477/TN
大16开
西安市高新区高新路25号瑞欣大厦10A室
52-142
1994
chi
出版文献量(篇)
14564
总下载数(次)
54
总被引数(次)
54366
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导