快速高精度除法算法的FPGA实现

• 作者: 姜文刚 林永才 王刘成
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 除法 现场可编程门阵列 倒数 泰勒级数 搜索逼近 牛顿迭代
• 年，卷（期）: 2011,（10）
• 所属期刊栏目: 工程应用技太与实现
• 页码范围: 240-242
• 分类号: TP332.2
• 字数: 3117字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2011.10.083

摘要

为在现场可编程门阵列(FPGA)中实现快速高精度除法,在传统的倒数除法的基础上,提出一种改进算法.对倒数求解采用泰勒级数展开结合优化搜索逼近,求出各个分区间内的拟合一次两项式,再通过一次牛顿迭代提高精度.时序仿真结果表明,以该算法构建的除法器易于在FPGA上实现,时延仅为6个时钟周期,能达到2(-34)的有效精度和86.95 MHz的工作频率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姜文刚	江苏科技大学电子信息学院	50	308	8.0	15.0
2	王刘成	江苏科技大学电子信息学院	1	7	1.0	1.0