高性能并行比特变换运动估计硬件架构设计

• 作者: 李正东 池凌鸿 郭立 陈运必
• 来源期刊: 电子与信息学报
• 学科: 工学
• 关键词: 运动估计 比特变换 硬件架构 并行处理 脉动阵列
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 论文
• 页码范围: 717-722
• 分类号: TN47
• 字数: 3814字
• 语种: 中文
• DOI: 10.3724/SP.J.1146.2010.00636

摘要

为了满足便携式实时全高清视频的处理要求,该文基于1维源像素线性阵列,提出一种新的多宏块并行比特变换运动估计结构,克服以往2维阵列消耗资源较多且延时大的不足.该文结构易于并行扩展且更为节约资源,进一步还针对脉动胞元和数据存储器这两个系统瓶颈进行优化设计.FPGA实现结果表明,与同类设计相比,该文设计在面积和速度上均有改善,LUTs资源节约43%,DFFs资源节约25%,BRAMs数目节约75%,性能提升32%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李正东	重庆通信学院电子技术教研室	6	8	2.0	2.0
2	郭立	中国科学技术大学电子科学与技术系	203	1655	20.0	30.0
3	陈运必	中国科学技术大学电子科学与技术系	7	16	3.0	4.0
4	池凌鸿	中国科学技术大学电子科学与技术系	4	7	2.0	2.0