基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一种低功耗指令Cache:通过在CPU与一级指令Cache之间加入Line Buffer,来减少CPU对指令Cache的访问次数,从而降低指令Cache的功耗.此外在Line Buffer控制器中添加了重装控制单元,当指令Cache发生缺失时,能将片外存储单元中的指令直接送给CPU,从而最大限度地减少由于Cache缺失所引起CPU取指的延迟.经验证,该设计在降低功耗的同时,还提升了指令Cache的性能.
推荐文章
基于标志编码的指令Cache低功耗方法
标志编码
低功耗
指令Cache
嵌入式处理器
低功耗动态可配置Cache设计
低功耗
Cache
可配置
组相联
'龙腾R2'微处理器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 DSP中指令Cache的低功耗设计
来源期刊 计算机工程与应用 学科 工学
关键词 Cache Line Buffer 低功耗 重装控制单元
年,卷(期) 2011,(32) 所属期刊栏目 研发·设计·测试
研究方向 页码范围 82-86
页数 分类号 TP302
字数 3442字 语种 中文
DOI 10.3778/j.issn.1002-8331.2011.32.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张树丹 江南大学物联网工程学院 12 35 3.0 4.0
3 屈凌翔 中国电子科技集团公司第五十八研究所 8 12 3.0 3.0
6 杨晓刚 江南大学物联网工程学院 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (3)
共引文献  (7)
参考文献  (6)
节点文献
引证文献  (3)
同被引文献  (2)
二级引证文献  (4)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(2)
  • 参考文献(1)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
Cache
Line Buffer
低功耗
重装控制单元
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与应用
半月刊
1002-8331
11-2127/TP
大16开
北京619信箱26分箱
82-605
1964
chi
出版文献量(篇)
39068
总下载数(次)
102
总被引数(次)
390217
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导