作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
数字电子钟是一个对标准频率(1Hz)进行计数的计数电路.由振荡电路形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来.秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数.由振荡电路、计数器、数码显示器、校时电路、整点报时电路等几部分组成.
推荐文章
基于FPGA的数字钟设计
VHDL
数字钟
设计
FPGA
基于Verilog HDL设计的多功能数字钟
Verilog HDL
硬件描述语言
FPGA
基于EWB的数字钟设计与实现
EWB软件
数字钟
分频器
计数器
译码器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于NI MULTISIM 11.0软件的数字钟设计与仿真
来源期刊 电子技术 学科 工学
关键词 数字钟 振荡 计数 校准 报时
年,卷(期) 2012,(8) 所属期刊栏目 电子技术设计与应用
研究方向 页码范围 60-62
页数 分类号 TN702
字数 1553字 语种 中文
DOI 10.3969/j.issn.1000-0755.2012.08.019
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐连成 泰安市高级技工学校电气系 5 12 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (5)
同被引文献  (26)
二级引证文献  (17)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(4)
  • 引证文献(3)
  • 二级引证文献(1)
2016(6)
  • 引证文献(1)
  • 二级引证文献(5)
2017(6)
  • 引证文献(0)
  • 二级引证文献(6)
2018(4)
  • 引证文献(1)
  • 二级引证文献(3)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
数字钟
振荡
计数
校准
报时
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子技术
月刊
1000-0755
31-1323/TN
大16开
上海市长宁区泉口路274号
4-141
1963
chi
出版文献量(篇)
5480
总下载数(次)
19
总被引数(次)
22245
论文1v1指导