低相噪频率合成器的设计与仿真

• 作者: 张向文 贾海鹏
• 来源期刊: 桂林电子科技大学学报
• 学科: 工学
• 关键词: 频率合成 PLL ADS 低相位噪声
• 年，卷（期）: 2012,（4）
• 页码范围: 289-292
• 分类号: TN74
• 字数: 1828字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-808X.2012.04.008

摘要

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器.利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求,用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434 MHz,功率达到1 dBm,相位噪声为-87 dBc/Hz@10 kHz.此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张向文	桂林电子科技大学计算机科学与工程学院	74	483	12.0	16.0
2	贾海鹏	桂林电子科技大学计算机科学与工程学院	1	1	1.0	1.0