数据存储中并行CRC校验的FPGA实现

• 作者: 张猛 禹霁阳 黄丹
• 来源期刊: 仪表技术与传感器
• 学科: 工学
• 关键词: 纠错 CRC FPGA 并行流水
• 年，卷（期）: 2012,（11）
• 所属期刊栏目: 研究与开发
• 页码范围: 130-131,135
• 页数: 3页
• 分类号: TP39
• 字数: 2090字
• 语种: 中文

摘要

提出了一种基于FPGA的CRC并行设计方法,以应用到高速数据存储的差错检验中.通过对串行CRC结构的推导,得到了并行CRC设计的递归表达式,并给出了硬件实现的结构框图.同时,对生成多项式的异或操作过程进行化简,利用直通和非操作减少了逻辑资源,降低了关键路径的延迟.相比于以往的文献,该设计降低了硬件资源的占用,到达时间至少降低了22.68％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张猛		2	9	2.0	2.0
2	禹霁阳		4	3	1.0	1.0
3	黄丹		3	3	1.0	1.0