利用CPLD实现FPGA的快速加载

• 作者: 张玄 李开航
• 来源期刊: 现代电子技术
• 关键词: CPLD CPU FPGA加载 PS加载
• 年，卷（期）: 2012,（22）
• 所属期刊栏目: 集成电路设计
• 页码范围: 163-166,170
• 分类号: TN710-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2012.22.050

摘要

基于SRAM的FPGA由于其可编程、可升级的特性,被广泛应用于现代通信系统中.由于其易失性,每次上电后都需要重新对FPGA进行加载.随着通信系统复杂度的提高,FPGA配置文件越来越大,加载时间越来越长,严重影响系统的启动时间.为了提高FPGA的加载效率,在此提出一种通过CPLD进行FPGA串行加载的方案.通过验证,该方法既能能提高FPGA加载效率,又能节省CPU和FPGA的GIPO管脚,降低系统启动时间,非常适用于现代复杂通信系统.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李开航	厦门大学物理学系	31	74	5.0	6.0
2	张玄	厦门大学物理学系	1	5	1.0	1.0