基于UVM验证方法学的AES模块级验证

• 作者: 王小力 田劲
• 来源期刊: 微电子学与计算机
• 关键词: UVM验证方法学 System Verilog AES 随机约束
• 年，卷（期）: 2012,（8）
• 页码范围: 86-90
• 分类号: TN4
• 语种: 中文

摘要

分析了基于System Verilog语言的UVM（Universal Verification Methodology）高级验证方法学,并使用该方法学对AES（Advanced Encryption Standard）模块进行了功能验证.验证结果表明,此验证平台能够实时监测覆盖率,控制验证进程,优化验证事务.该方法提高了验证的效率验和证平台的可重用性,较好地满足了芯片验证需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王小力	西安交通大学微电子学系	59	320	11.0	16.0
2	田劲	西安交通大学微电子学系	1	38	1.0	1.0