基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着片上系统(SoC)设计复杂度的增加,芯片设计和验证之间的差距逐渐拉大.如何提高验证效率成了集成电路业面临的一个巨大挑战.该文回顾了近年来面向这一挑战的国内外研究工作,提出了一个新的验证范例——边设计边验证.该方法结合结构化设计和递归式验证,用于缓解验证的负担.同时,还提出了实现该方法的基本要素,用于指导未来的研究.
推荐文章
基于SoC设计的软硬件协同验证方法学
软硬件协同验证
FPGA综合
基于JTAG的SoC软硬件协同验证平台设计
系统芯片
JTAG
FPGA
软硬件协同验证
一种在电路SOC验证接口设计方法研究
在电路
SoC
验证
在系统
基于SoC设计的软硬件协同验证技术研究
软硬件协同验证
SoC
验证平台
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 提高SoC硬件系统验证效率方法的综述
来源期刊 电子科技大学学报 学科 工学
关键词 形式验证 递归式验证 仿真 SoC硬件验证
年,卷(期) 2013,(2) 所属期刊栏目
研究方向 页码范围 162-170
页数 分类号 TP301.6
字数 语种 中文
DOI 10.3969/j.issn.1001-0548.2013.02.001
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘强 天津大学电子信息工程学院 36 240 8.0 15.0
2 马建国 天津大学电子信息工程学院 3 6 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (25)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
2008(8)
  • 参考文献(8)
  • 二级参考文献(0)
2009(6)
  • 参考文献(6)
  • 二级参考文献(0)
2010(7)
  • 参考文献(7)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
形式验证
递归式验证
仿真
SoC硬件验证
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子科技大学学报
双月刊
1001-0548
51-1207/T
大16开
成都市成华区建设北路二段四号
62-34
1959
chi
出版文献量(篇)
4185
总下载数(次)
13
总被引数(次)
36111
论文1v1指导