基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出一种可兼容V1.3版本规范的低时延端点实现方案.在该方案中,输出和输入路径上的多数模块工作在直通模式以产生稳定的低时延.对于事务接口,请求和响应可以通过不同的用户定义端口输入并共享传输路径,而且同时发起的事务能在安全的仲裁机制下保持有序传送.为了防止无效的数据传输,废弃的事务包将会被改进的4队列式缓冲模块撤销.对于串行物理接口,1 x/4x链路能为事务包和控制符号提供可靠的数据传送,并实现流量控制、错误检测及恢复等关键的链路管理功能.与参考设计相比,此方案能获得更低的传输时延和更高的数据吞吐率.此方案的功能和性能已通过FPGA平台的验证,因此能满足下一代高速嵌入式互连的应用需求.
推荐文章
RapidIO链的设计方案和应用
高速串行IO口(SRIO)
增强型内存直接存取(EDMA)
CPU负荷
基于FPGA的串行RapidIO-PCI转接桥设计
高速总线
RapidIO互联技术
转接桥
FPGA平台
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种低时延的串行RapidIO端点设计方案
来源期刊 北京大学学报(自然科学版) 学科 工学
关键词 RapidIO SRIO端点 嵌入式互连 串行物理层 低时延
年,卷(期) 2013,(4) 所属期刊栏目 研究论文
研究方向 页码范围 570-578
页数 9页 分类号 TP336
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 贾嵩 北京大学微电子研究院器件与线路重点实验室 19 79 5.0 8.0
2 张大成 北京大学微电子研究院器件与线路重点实验室 43 793 13.0 27.0
3 王源 北京大学微电子研究院器件与线路重点实验室 20 87 5.0 9.0
4 吴峰锋 北京大学微电子研究院器件与线路重点实验室 2 5 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (5)
参考文献  (3)
节点文献
引证文献  (4)
同被引文献  (14)
二级引证文献  (5)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(3)
  • 引证文献(2)
  • 二级引证文献(1)
2017(3)
  • 引证文献(2)
  • 二级引证文献(1)
2019(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
RapidIO
SRIO端点
嵌入式互连
串行物理层
低时延
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京大学学报(自然科学版)
双月刊
0479-8023
11-2442/N
16开
北京海淀北京大学校内
2-89
1955
chi
出版文献量(篇)
3152
总下载数(次)
8
总被引数(次)
52842
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导