原文服务方: 微电子学与计算机       
摘要:
片上网络被认为是一种适合未来多核处理器系统芯片的片上通信架构.随着片上计算资源数量的持续增多,片间通信逐渐成为影响片上计算和通信性能的重要因素.提出了一种基于RapidIO的高带宽、低延时片上网络扩展接口,用于满足多核系统芯片的片间通信需求.接口采用了层次化的设计方法以提高系统的应用灵活性,同时降低了硬件设计的复杂度.实验结果表明,扩展接口的硬件资源开销小,有效通信带宽达到8.92Gb/s.
推荐文章
TI DSP RapidIO接口的设计与实现
信号处理
DSP
RapidIO控制器
配置管理
基于多FPGA的片上网络模拟平台设计和实现
现场可编程门阵列(FPGA)
模拟平台
片上网络
软硬件
片上网络的分析与设计
片上网络
拓扑结构
路由策略
多处理器片上系统
wormhole
hot potato
转发器设计
一种通用片上网络适配器的设计与实现
片上网络
网络适配器
FPGA
异步电路
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于 RapidIO的片上网络扩展接口设计与实现
来源期刊 微电子学与计算机 学科
关键词 RapidIO 片上网络 片间通信 扩展接口
年,卷(期) 2013,(12) 所属期刊栏目
研究方向 页码范围 31-34
页数 4页 分类号 TN402
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵淳 中国科学院微电子研究所 3 6 2.0 2.0
2 梁利平 中国科学院微电子研究所 47 126 7.0 9.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (1)
同被引文献  (4)
二级引证文献  (1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(1)
  • 二级参考文献(1)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
RapidIO
片上网络
片间通信
扩展接口
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
论文1v1指导