0.18μm CMOS高集成度可编程分频器的设计

• 作者: 刘蕾蕾 张长春 方玉明 郑立博 郭宇锋
• 来源期刊: 南京邮电大学学报（自然科学版）
• 学科: 工学
• 关键词: 可编程分频器 除2/除3分频单元 电流模逻辑 相位噪声
• 年，卷（期）: 2014,（3）
• 所属期刊栏目: 通信与电子
• 页码范围: 75-79
• 页数: 5页
• 分类号: TN453
• 字数: 3864字
• 语种: 中文

摘要

采用标准0.18 μm CMOS工艺,提出了一种高集成度可编程分频器.该电路所采用技术的新颖之处在于:基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑.仿真结果表明,在1.8V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭宇锋	南京邮电大学电子科学与工程学院	59	281	8.0	14.0
2	方玉明	南京邮电大学电子科学与工程学院	52	140	6.0	8.0
3	张长春	南京邮电大学电子科学与工程学院	29	83	5.0	7.0
4	刘蕾蕾	南京邮电大学电子科学与工程学院	21	38	4.0	4.0
8	郑立博	南京邮电大学电子科学与工程学院	2	4	1.0	2.0