一种基于FLASH的混合式11位ADC设计?

• 作者: 田德永 黄维超
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 混合式ADC 延迟线架构 Flash 加减器
• 年，卷（期）: 2015,（3）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 562-568
• 页数: 7页
• 分类号: TN43
• 字数: 3849字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.03.018

摘要

时域延迟线架构ADC的非线性问题,导致其无法达到较高的分辨率。针对该问题,提出了一种将Flash和延迟线架构相结合的新型低功耗11位ADC。该新型混合ADC架构由两个模块构成,分别为4位Flash ADC架构和7位延迟线ADC架构,因此同时具有 Flash ADC 和延迟线 ADC 的准确性和高效性。采用 CHARTERED 65 nm Dual Gate Mixed Signal CMOS Process设计并绘制出混合式ADC版图。实验测试结果显示,在供应电压为1.1 V和采样效率为100 Msample/s的条件下,混合式ADC产生的信噪失真比( SNDR)为60 dB,消耗功率为1.6 mW。在无需任何校准技术的情况下,混合式ADC产生的品质因数( FOM)为19.4 fJ/分级转换。此外,利用不匹配的3σ设备进行了蒙特卡罗试验,结果表明,SNDR值低于其ADC架构。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄维超	贵州大学大数据与信息工程学院	10	20	3.0	4.0
2	田德永		9	5	1.0	1.0