基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出一种新的变速箱电路的设计方法.在不降低变速箱两边数据传输比特率的前提下,使用电路中固定时钟源产生两个基础时钟,再通过这两个基础时钟组合成变速箱的输入时钟和输出时钟.其中组合后的时钟周期是不均等的,但是其平均周期值是定值,确保变速箱两边的传输比特率相等,从而解决在传输过程中数据的重复或者丢失问题,实现两边不同数据位宽的正确转换,可以广泛用于10 Gbps以太网的物理层收发器中的变速箱电路.
推荐文章
万兆以太网物理层解码电路设计
64B/66B码
解码
并行处理方法
解扰器
同步
千兆以太网物理层时钟产生/倍频单片集成电路设计
时钟产生/倍频
千兆以太网
锁相环
电荷泵
压控振荡器
分频器
万兆以太网物理层实现的研究
字万兆以太网
甚短距离传输
物理媒质连接子层
万兆以太网物理层编码芯片设计
64 b/66 b编码
并行处理方法
扰码器
变速箱
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 适用于10 Gbps以太网物理层收发器的变速箱电路设计
来源期刊 电子与封装 学科 工学
关键词 变速箱 不均等时钟周期 高速串行通信 Serdes
年,卷(期) 2015,(1) 所属期刊栏目 电路设计
研究方向 页码范围 31-35
页数 5页 分类号 TN402
字数 3406字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄安君 3 4 1.0 2.0
2 罗旸 4 19 2.0 4.0
3 雷淑岚 4 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
变速箱
不均等时钟周期
高速串行通信
Serdes
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导