基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在高速串行中板设计中,随着中板布线密度和通道传输速率的不断提升,通道的细节设计对于通道传输性能越来越关键.本文从某14Gbps中板超长、超短通道的拷机结果差异出发,仿真分析了中板短通道的损耗特性,探讨了单、双两面插装中板上短通道工程设计的优化空间.结果显示,单面插装中板的短通道布置在靠上表面的信号层会有较好的反射控制效果,从而改善短通道的性能;双面插装中板的短通道布置在内层或表面层差异不大.
推荐文章
基于McBSP的高速串行数据采集系统设计
A/D
AD974
DSP
多通道缓冲串口
BRDF测量系统中高速串行接口的设计
BRDf
串口通讯
光谱仪
EZ-USB FX2
基于RocketIO的高速串行协议设计与实现
RocketIO
高速串行传输
SERDES
协议
基于FPGA的高速串行传输系统的设计与实现
FPGA
PCI-Express
时钟控制模块
Aurora模块
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速串行中板短通道优化设计
来源期刊 高性能计算技术 学科 工学
关键词 高速中板 通道 回路损耗 反射损耗
年,卷(期) 2015,(2) 所属期刊栏目
研究方向 页码范围 73-76
页数 4页 分类号 TP273
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郑浩 4 14 2.0 3.0
2 李川 2 1 1.0 1.0
3 张弓 3 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (16)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(2)
  • 参考文献(0)
  • 二级参考文献(2)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
高速中板
通道
回路损耗
反射损耗
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
高性能计算技术
双月刊
32-1679/TP
江苏省无锡33信箱353号
chi
出版文献量(篇)
1235
总下载数(次)
12
总被引数(次)
1405
论文1v1指导