基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

• 作者: 刘杰 赛景波
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 高速数据收发 乒乓双缓冲 DDR2 SDRAM技术 异步FIFO
• 年，卷（期）: 2015,（3）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 650-654
• 页数: 5页
• 分类号: TN919.6
• 字数: 3307字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.03.036

摘要

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赛景波	北京工业大学电控学院	20	101	6.0	9.0
2	刘杰	北京工业大学电控学院	15	92	5.0	9.0