基于 FPGA 的高性能3DES 算法实现

• 作者: 朱欣欣 李树国
• 来源期刊: 微电子学与计算机
• 关键词: 3DES 吞吐率 循环迭代结构 FPGA
• 年，卷（期）: 2015,（9）
• 页码范围: 54-59
• 页数: 6页
• 分类号: TN49
• 语种: 中文

摘要

传统3DES 算法需要48轮迭代周期,存在吞吐率低的问题,提出二合一的循环迭代结构,该结构完成一次加解密运算需要25个时钟周期,兼容了 ECB 和 CBC 两种工作模式.在 Altera 公司的 Quartus II 13.0软件上进行FPGA 实现,选用器件 EP4SGX530NF45C3,延时为3.61 ns,吞吐率达到了709.1 Mb/s,面积为650 ALUTs,性能优于同类设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李树国	清华大学微电子学研究所	37	235	8.0	13.0
5	朱欣欣	清华大学微电子学研究所	1	7	1.0	1.0