基于随机延时的嵌入式 CPU 抗 DPA 硬件架构

• 作者: 严晓浪 孟建熠 段凌霄
• 来源期刊: 计算机应用与软件
• 学科: 工学
• 关键词: 差分功耗分析(DPA) DES 随机延时插入
• 年，卷（期）: 2015,（10）
• 所属期刊栏目: 嵌入式软件与应用
• 页码范围: 220-222,239
• 页数: 4页
• 分类号: TP393
• 字数: 3281字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-386x.2015.10.052

摘要

针对嵌入式 CPU 运行加解密算法时产生的功耗边道效应问题，提出了一种基于随机延时的抗 DPA 攻击的嵌入式处理器架构。该架构在处理器前级流水级中插入随机的等待延时，在时间轴上对每一次程序运行的功耗轨迹进行干扰，从而达到抗DPA 攻击目的。实验表明，该架构具有良好的抗差分功耗分析的特性，且硬件电路的设计复杂度较低。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孟建熠	浙江大学信息与电子工程学系	30	45	3.0	5.0
2	严晓浪	浙江大学电气工程学院	246	1634	19.0	29.0
3	段凌霄	浙江大学电气工程学院	3	5	1.0	2.0