FPGA模型设计与手写代码资源效率的研究

• 作者: 赵刚 邢玉磊
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: DSP Builder 二进制幅移键控 M序列 现场可编程门阵列 手写代码 资源效率
• 年，卷（期）: 2016,（4）
• 所属期刊栏目: 工程与应用
• 页码范围: 504-508
• 页数: 5页
• 分类号: TN311
• 字数: 2436字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2016.04.024

摘要

为了进一步研究FPGA开发工具DSP Builder基于模型设计的实用性。通过两种方法创建了基于M序列的2 ASK调制解调系统：一种是在DSP Builder中利用模块进行建模的方法，通过自动生成HDL代码，下载到由南京润众科技有限公司提供的RZ8681现代通信技术试验平台上的FPGA硬件仿真模块中，并由安捷伦示波器测出了系统中的信号，对建模过程中的硬件资源利用率进行了记录；另一种通过手写VHDL代码实现了该系统，也记录了系统编译后所消耗的资源。对比两种方法，得出了基于DSP Builder的模型设计可以很好地提高在FPGA上开发DSP的效能，是一种很实用的工具。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵刚	四川大学电子信息学院	80	423	9.0	18.0
2	邢玉磊	四川大学电子信息学院	1	0	0.0	0.0