HEVC中CABAC解码器的硬件设计与实现

• 作者: 蔡敏 袁星范
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: CABAC HEVC 二进制算术编码 硬件设计
• 年，卷（期）: 2016,（22）
• 所属期刊栏目: 电力电子技术
• 页码范围: 57-59,63
• 页数: 4页
• 分类号: TN4
• 字数: 1718字
• 语种: 中文

摘要

基于上下文自适应二进制算术编码（CABAC）是HEVC中采用的一种高效熵编码，具有很高的压缩比，但实现结构复杂，且很难并行化。本文设计了一个高性能的CABAC解码器，并对单周期解码1bit的硬件结构进行了优化，同时采用流水线结构，进一步提高了解码性能。采用0.18μm CMOS工艺，综合后面积为48K个逻辑门，工作频率为250 MHz，解码速度达到1 bit/cycle，适用于高清视频领域。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡敏	华南理工大学电子与信息学院	47	250	10.0	13.0
2	袁星范	华南理工大学电子与信息学院	2	5	2.0	2.0