用于高速流水线ADC的低抖动多相时钟产生电路

• 作者: 冯立康 叶爱民 戴立新 洪国东 陈珍海
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 流水线模数转换器 时钟产生 时钟接收
• 年，卷（期）: 2017,（2）
• 所属期刊栏目: 电路设计
• 页码范围: 25-27
• 页数: 3页
• 分类号: TN402
• 字数: 1398字
• 语种: 中文

摘要

设计了一种用于高速流水线ADC的多相时钟产生电路.通过采用一种高灵敏度差分时钟输入结构和时钟接收电路,降低了输入时钟的抖动.该多相时钟产生电路已成功应用于一种12位250MSPS流水线ADC,电路采用0.18 μm 1P5M 1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4～+0.65 LSB,微分非线性误差(DNL)为-0.2～+0.15 LSB,功耗为320 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈珍海		35	83	5.0	6.0
2	戴立新		3	0	0.0	0.0
3	冯立康		4	0	0.0	0.0
4	洪国东		2	0	0.0	0.0
5	叶爱民		2	3	1.0	1.0