基于指示信号方式实现跨时钟域数据传输的方法

• 作者: 方粮 池雅庆 王之元 王良
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 片上系统 FPGA 跨时钟域 FIFO
• 年，卷（期）: 2017,（12）
• 所属期刊栏目: 高性能计算
• 页码范围: 2192-2197
• 页数: 6页
• 分类号: TP393
• 字数: 3110字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2017.12.005

摘要

随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁.异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题.国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗.通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度.利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性.最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	池雅庆	国防科技大学计算机学院	8	12	2.0	3.0
2	方粮	国防科技大学计算机学院	12	108	3.0	10.0
3	王之元	国防科技大学计算机学院	3	4	1.0	1.0
4	王良	国防科技大学计算机学院	1	1	1.0	1.0