多时钟域数据传递的FPGA实现

• 作者: 鲁玲
• 来源期刊: 现代电子技术
• 关键词: 多时钟域 亚稳态 FPGA 异步信号 FIFO
• 年，卷（期）: 2007,（21）
• 所属期刊栏目: 自动化技术
• 页码范围: 130-132
• 页数: 3页
• 分类号: TP391.98
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2007.21.046

摘要

分析了多时钟域数据传递设计中亚稳态的产生以及对整个电路性能和功能的影响,以一款异步并行通信接口芯片的设计为例,详细描述了采用同步器、FIFO实现8位并行数据到16位并行数据的两时钟域异步转换的过程.电路在XilinxISE6.0环境下用Modelsim5.7进行了逻辑仿真,结果表明系统稳定可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	鲁玲	扬州大学能源与动力工程学院	18	81	6.0	8.0